پیاده‌سازی الگوریتم گوشه‌یابی هریس
پیاده‌سازی الگوریتم گوشه‌یابی هریس
تحقیق پیاده‌سازی الگوریتم گوشه‌یابی هریس با استفاده از خط لوله و موازی سازی، در قابل فایل word و در حجم ۸ صفحه.
الگوریتم های گوشه یابی از الگوریتم های پردازش تصویر است که در اکثر موارد به عنوان یک پیش پردازش لازم است. یکی از بهترین این الگوریتم ها الگوریتم گوشه یابی هریس است. در این مقاله با استفاده از ۴ منبع معتبر چند پیاده سازی با استفاده از خط لوله و موازی سازی بررسی شده است.
چکیده:
یافتن گوشه‌های موجود در تصویر یکی از پیش‌پردازش‌های لازم برای بسیاری از الگوریتم‌های پردازش تصویر مانند تشخیص ویژگی، ردیابی حرکت و تطبیق تصاویر است. الگوریتم هریس به دلیل مقاوم بودن در برابر اعمال چرخش و تبدیل روی تصویر برای این کار الگوریتم محبوبی است. در این مقاله دو معماری مختلف بر اساس دو سخت افزار ارائه می‌شود. در معماری اول از FPGA برای طراحی یک ساختار خط‌لوله با عملکرد بی‌درنگ استفاده شده است. این طراحی ۳ خط‌لوله دارد. وضوح تصویر آن ۶۴۰×۴۸۰ در نظر گرفته شده است. سیستم طراحی‌شده توان پردازش ۰.۳۳ پیکسل در هر پالس ساعت را با فرکانس کاری ۱۰۰ مگاهرتز دارد. معماری دوم برای پردازنده CSX700 یک طراحی بسیار کم‌مصرف و موازی را به وجود می‌آورد. در این طراحی با پیاده‌سازی کارامد به سرعت ۴۶۵ فریم بر ثانیه برای تصاویر ۴۸۰×۶۴۰ و ۱۴۲ فریم بر ثانیه برای تصاویر۷۲۰×۱۲۸۰ دست می‌یابیم.
فهرست مطالب:
مقدمه
مروری بر الگوریتم هریس
معماری‌های پیشنهادی
معماری مبتنی بر استفاده از FPGA
استفاده از یک پردازنده چند هسته‌ای
نتایج و ارزیابی
ارزیابی نتایج معماری مبتنی بر FPGA
ارزیابی و نتایج معماری دوم
نتیجه‌گیری
مراجع
